Die Technologieerzählung von DRAM beginnt sich zu verzweigen. Nachdem ChangXin Memory Technologies Fortschritte bei seiner 4F²-Architektur der nächsten Generation und den Produkten bekannt gegeben hat, bestätigte Samsung, dass es die parallele Entwicklung fortsetzen wird, SK Hynix wählte einen schrittweisen Ansatz, während Micron ausdrücklich erklärte, nicht zu folgen.
ChangXin betrachtet die 4F²-Architektur ausdrücklich als eine der Möglichkeiten zum "Überholen auf der Kurve". Seine Einschätzung ist, dass ChangXin und die drei großen ausländischen DRAM-Hersteller alle im Erkundungsstadium mit dieser neuen Technologie stehen, und die Kommerzialisierung noch Unsicherheiten birgt.
ChangXin Memory Technologies will über Börsengang auf der Kurve überholen
2026/05/18 Vollständig lesen>
Eines der Kernziele des DRAM-Prozesswettbewerbs ist es, die Speicherbitkapazität pro Flächeneinheit zu erhöhen. Die theoretische planare Grundfläche einer einzelnen DRAM-Speicherzelle kann als kF² vereinfacht werden. Unter dieser Formel läuft die Erhöhung der Speicherdichte auf zwei Wege hinaus: Reduzierung des Layout-Koeffizienten k oder Verkleinerung der Strukturgröße F.
Hinweis: Von 6F² zu 4F² schrumpft die theoretische planare Grundfläche der Speicherzelle (der rosa Bereich in der Abbildung) von den typischen 3F×2F auf 2F×2F
Vor etwa zwanzig Jahren hat die Industrie die Zellfläche durch Änderung des Speicherzellen-Layouts von 8F² auf 6F² komprimiert. Für einen langen Zeitraum danach beruhte die Verbesserung der DRAM-Dichte hauptsächlich auf der kontinuierlichen Verkleinerung der Strukturgröße. Heute, da die planare Skalierung zunehmend schwieriger wird, ist architektonische Innovation zur Reduzierung von k erneut zu einer wichtigen Richtung des industriellen Wettbewerbs geworden.
Aber offensichtlich hat die Industrie diesmal noch keinen klaren technischen Konsens gebildet. Verschiedene Hersteller treffen unterschiedliche Einschätzungen zur technischen Machbarkeit, Wirtschaftlichkeit und zum Kommerzialisierungszeitpunkt von 4F². Dies bietet ChangXin auch ein Wettbewerbsfenster, das sich von der Vergangenheit unterscheidet.
Von ChangXins erster Veröffentlichung von Papieren zur 4F²-Architektur im Jahr 2021 bis zur weiteren Diskussion ihrer technischen Herausforderungen auf dem IMW 2026 (IEEE International Memory Workshop) Anfang dieses Jahres wusste der Markt seit langem, dass ChangXin stark auf die 4F²-Route gesetzt hat.
Trotzdem hatten wenige erwartet, dass seine Fortschritte so schnell sein würden. Am 10. Oktober kündigte ChangXin an, dass es voraussichtlich bis Ende des Jahres ein neues DDR5-RDIMM-Produkt auf den Markt bringen wird, das die 4F²-Architektur und Hybrid-Bonding-Technologie integriert, und wird das Tempo der Massenproduktion entsprechend dem Kundenvalidierungsfortschritt und der Marktnachfrage vorantreiben. Dies verursachte starke Kursrückgänge bei den Aktien von Südkoreas Samsung Electronics, SK Hynix und den USA's Micron; natürlich war die allgemeine Abkühlung der KI-Erzählung auch ein Faktor.
Am 14. bestätigte Song Jaehyeok, Chief Technology Officer der Device Solutions (DS) Division von Samsung Electronics, auf einer Industrieausstellung, dass Samsung daran arbeitet, die 4F²-Architektur voranzutreiben. Anfang dieses Jahres zeigte das Unternehmen einen 16Gb-4F²-DRAM-Testchip unter Verwendung der entsprechenden Technologie. Es wird gesagt, dass er 2028 in die Massenproduktion gehen soll.
Am 21. erklärte Scott DeBoer, President und Chief Technology and Product Officer von Micron Technology, öffentlich, dass das Unternehmen die 6F²-Architektur weiter ausbauen wird, während es die 3D-DRAM-Forschung und -Entwicklung vorantreibt, und 4F² nicht in seine aktuelle Technologie-Roadmap aufnehmen wird. Micron war einst ein Pionier der 6F²-Architektur und hat bereits mehr als 20 Jahre an 4F² geforscht, glaubt aber nun, dass diese Richtung sowohl teuer als auch schwierig ist und keinen ausreichend attraktiven Skalierungspfad bietet.
Am 28. bestätigte SK Hynix während einer Telefonkonferenz zu den Quartalszahlen, dass es auf die 4F²-Architektur umsteigen wird, dies aber nicht der Fokus des Unternehmens in der aktuellen Phase ist. Der aktuelle F&E-Plan besteht darin, das Potenzial der 6F²-Architektur durch Prozessreife und eine stabile Technologieplattform so weit wie möglich auszuschöpfen und die Lebensdauer dieser Technologieplattform zu verlängern. SK Hynix hofft, dass jede Technologie zum richtigen Zeitpunkt für das richtige Produkt eingesetzt wird. Der "richtige Zeitpunkt" umfasst hier sowohl technische Bereitschaft als auch wirtschaftliche Bereitschaft.
All dies entspricht genau der Einschätzung von ChangXin in seinem Prospekt: 4F² befindet sich noch im Stadium der Technologieerkundung, und vor der großflächigen kommerziellen Anwendung besteht noch Unsicherheit. Die Skalierungsfähigkeit, das Prozessumfeld und die Kostenstruktur jedes Unternehmens unterscheiden sich, daher unterscheiden sich auch ihre strategischen Entscheidungen bezüglich der 4F²-Architektur.
Microns Bedenken sind nicht unbegründet. Theoretisch kann 4F² bei gleicher Strukturgröße F die planare Grundfläche einer einzelnen Speicherzelle um ein Drittel reduzieren und die Anzahl der Speicherzellen, die auf derselben Fläche untergebracht werden können, um 50 % erhöhen. Aber der Übergang von 6F² zu 4F² ist nicht einfach eine Komprimierung der Zellfläche; es ist ein Neu-Layout der 1T1C-Struktur der DRAM-Zelle. Es muss nicht nur die Speicherleistung gewährleisten, sondern auch die Anforderungen an Ausbeute, Zuverlässigkeit und Kosten erfüllen.
Während mehr als 20 Jahren der zweidimensionalen Skalierung wurde der Kondensator (C, capacitor) zu einer hohen, dünnen zylindrischen Form gestreckt, damit er in einem immer kleiner werdenden Raum noch genügend Ladung speichern kann. Um die typische 3F×2F-Architektur von 6F² auf die 2F×2F von 4F² zu reduzieren, muss auch der Transistor (T, transistor) aufrecht gestellt werden, was neue Bauelementstrukturen und Integrationsprozesse bedeutet.
Micron ist jedoch der Ansicht, dass das Transistor-Layout geändert werden kann, die Kondensatoren aber nicht unendlich nahe zusammengebracht werden können, da ausreichende Kapazität, Isolationsleistung und Fertigungszuverlässigkeit gewährleistet sein müssen.
Das bedeutet, dass der theoretische Dichtevorteil von 4F² nach Berücksichtigung der Abstandsbegrenzungen der Kondensatoren, der Fläche der Peripherieschaltungen und der redundanten Zellen erheblich gemindert wird, während die Prozesskosten steigen. Ob seine Wirtschaftlichkeit besser ist als die fortgesetzte Skalierung von 6F², ist daher nicht selbstverständlich. Zudem ist es selbst bei reibungslosem Verlauf noch durch die Verbesserung der Ausbeute und die Geschwindigkeit des Kapazitätshochlaufs eingeschränkt, was die Gewinne über einen langen Zeitraum schmälern wird.
Der Markt ist so hungrig nach DRAM, dass selbst Altman eine kontroverse Frage aufwarf: Warum lässt man große Mengen Speicher in Personalcomputern ungenutzt herumliegen. Micron glaubt, dass die Knappheit bis 2028 andauern wird, und SK Hynix erwartet sogar, dass sie bis 2030 andauern wird. In einem solchen Marktumfeld ist es für Giganten, die bereits größere Marktanteile halten, keine derzeit attraktivste Wahl, große Mengen an Kapital und F&E-Ressourcen in 4F² zu investieren, dessen Kommerzialisierungsperspektiven noch unklar sind.
Sie verfügen über EUV (extreme ultraviolet lithography) und können die Dichte durch fortgesetzte Verkleinerung von F verbessern und den Wert des 6F²-Prozesses während dieser Phase hoher DRAM-Prämien voll ausschöpfen; Micron ist unter den drei das Unternehmen, das EUV am spätesten in die DRAM-Massenproduktion eingeführt hat, und die Prozesse, die es früher in der Ära der DUV-Mehrfachmusterung angesammelt hat, boten auch eine Grundlage für seine spätere Einführung von EUV.
ChangXins Einschränkung liegt in seinem Mangel an fortschrittlichen Lithografie-Fähigkeiten wie EUV. Wenn es weiter auf dem 6F²-Pfad bleibt, muss es die Strukturgröße F kontinuierlich verkleinern und sich zunehmend auf DUV-Mehrfachmusterung verlassen, und seine Wirtschaftlichkeit wird unweigerlich durch Overlay-Genauigkeit, Prozessfenster und Ausbeute unter Druck geraten.
4F² könnte diese Einschränkungsbeziehung ändern und ChangXin die Möglichkeit geben, eine relativ größere Strukturgröße F zu verwenden, wodurch die Abhängigkeit von extremer Lithografie und Mehrfachmusterung verringert wird. Wenn dieser strukturelle Vorteil in tatsächlichen Prozessen realisiert werden kann, könnte die Massenproduktion von DRAM mit der 4F²-Architektur kosteneffizienter sein als die fortgesetzte Abhängigkeit von DUV-Mehrfachmusterung zur Skalierung von 6F².
Dies entspricht dem Gewinn eines Zeitfensters für die Entwicklung inländischer fortschrittlicher Lithografie-Ausrüstung. Das ist auch der Grund, warum chinesische Halbleiterhersteller, während sie auch nächste Chip-Technologien wie 3D-Folding und 4F² erforschen, solche Technologien möglicherweise früher und aktiver vom Labor in die Produktisierung bringen als die Branchenführer. Weil sie keine Wahl haben und sie auch keine zu schwere historische Bürde tragen. Dies ist Innovation, die erzwungenermaßen entsteht, und natürlich ist sie auch mit Schwierigkeiten behaftet.
Aber das "Überholen auf der Kurve" von 6F² zu 4F² ist im Wesentlichen nur eine einmalige strukturelle Dividende. Nach der Komprimierung der Zellfläche auf 4F² durch Änderung des Layout-Koeffizienten k erfordert eine weitere Erhöhung der DRAM-Kapazitätsdichte immer noch eine Verkleinerung der Strukturgröße F.
Tatsächlich ist 4F² nicht der langfristige technische Endpunkt der DRAM-Industrie und muss sich auch nicht unbedingt weiter zu 2F² entwickeln; vielmehr ist es eine phasenweise Entscheidung bei der Erforschung von Speicherarchitekturen der nächsten Generation. Die von Applied Materials vorgeschlagene DRAM-Technologie-Roadmap umfasst neben 4F² auch fortschrittliche, durch Lithographie getriebene Skalierung, fortschrittliche periphere Transistoren und Interconnects, CMOS-gebondete Arrays sowie 3D-DRAM. Diese Richtungen schließen sich nicht gegenseitig aus.
Langfristig ist der Weg zu 3D-DRAM eine wichtige Richtung für die Industrie, um die Dichtegrenzen planarer Arrays zu durchbrechen. Anders als 4F², das das Layout innerhalb einer 1T1C-Speicherzelle anpasst, stapelt 3D-DRAM mehrere 1T1C-Speicherarrays vertikal.
Die Weiterentwicklung von 4F² ist sowohl ein Weg, der für die Kommerzialisierung versucht werden kann, als auch zu erwarten ist, dass dabei Erfahrungen mit Bauelementen, Materialien und Prozessen für zukünftiges 3D-DRAM gesammelt werden. 4F² zu überspringen bedeutet zu wetten, dass 3D-DRAM vor dem Erschöpfen der Skalierungsökonomie von 6F² die Massenproduktion erreichen kann, und zu vermeiden, erhebliche Ressourcen in eine Übergangsarchitektur mit begrenztem Ertrag zu investieren; umgekehrt könnte dies eine mehrjährige Technologielücke zwischen zwei Technologiegenerationen schaffen.
Für ChangXin und die chinesische Halbleiterindustrie-Lieferkette geht die Bedeutung von 4F² über DRAM selbst hinaus. Wenn dieser Weg weiter voranschreitet, werden die F&E- und Massenproduktionsanforderungen rund um diese Architektur auch vorzeitig stromaufwärts an die Bereiche EDA, Halbleiterausrüstung und Materialien weitergegeben. In einer Phase, in der die EUV-Fähigkeiten weiterhin eingeschränkt sind, ist dieser Weg der Innovation der Chip-Architektur stromabwärts, die die Iteration der Lieferkette stromaufwärts vorantreibt, auch eine der wichtigen Möglichkeiten für die chinesische heimische Computerindustrie, technologische „Engpässe“ zu durchbrechen.
Dieser Artikel stammt vom WeChat-öffentlichen Account: Weijin Research , Autor: Weijin Research
