Le récit technologique de la DRAM commence à diverger. Après que ChangXin Memory Technologies a divulgué des progrès sur son architecture de nouvelle génération 4F² et ses produits, Samsung a confirmé qu'il poursuivrait le développement en parallèle, SK Hynix a choisi une approche progressive, tandis que Micron a explicitement déclaré qu'il ne suivrait pas.
ChangXin considère explicitement l'architecture 4F² comme l'une des opportunités de « dépassement par la courbe ». Son jugement est que ChangXin et les trois grands fabricants de DRAM à l'étranger sont tous au stade de l'exploration avec cette nouvelle technologie, et que la commercialisation comporte encore des incertitudes.
ChangXin Memory Technologies vise un dépassement par la courbe via son introduction en bourse
2026/05/18 Lire l'intégralité>
L'un des objectifs principaux de la compétition sur les procédés DRAM est d'augmenter la capacité de stockage en bits par unité de surface. L'empreinte plane théorique d'une cellule mémoire DRAM unique peut être simplifiée en kF². Selon cette formule, l'augmentation de la densité de stockage se résume à deux voies : réduire le coefficient de disposition k, ou réduire la taille de gravure F.
Note : De 6F² à 4F², l'empreinte plane théorique de la cellule mémoire (la zone rose sur la figure) passe de la taille typique de 3F×2F à 2F×2F
Il y a environ vingt ans, l'industrie a déjà compressé la surface de la cellule de 8F² à 6F² en modifiant la disposition de la cellule mémoire. Pendant une longue période par la suite, l'amélioration de la densité DRAM a principalement reposé sur la réduction continue de la taille de gravure. Aujourd'hui, alors que la mise à l'échelle plane devient de plus en plus difficile, l'innovation architecturale visant à réduire k est redevenue une direction importante de la compétition industrielle.
Mais de toute évidence, cette fois, l'industrie n'a pas encore formé de consensus technique clair. Différents fabricants portent des jugements différents sur la faisabilité technique, l'économie et le calendrier de commercialisation du 4F². Cela offre également à ChangXin une fenêtre concurrentielle différente de celle du passé.
Depuis la première publication par ChangXin d'articles liés à l'architecture 4F² en 2021 jusqu'à la discussion plus approfondie de ses défis techniques lors de l'IMW 2026 (IEEE International Memory Workshop) plus tôt cette année, le marché sait depuis longtemps que ChangXin a placé un pari important sur la voie 4F².
Même ainsi, peu s'attendaient à ce que ses progrès soient aussi rapides. Le 10 octobre, ChangXin a annoncé qu'elle prévoit de lancer d'ici la fin de l'année un produit DDR5 RDIMM de nouvelle génération intégrant l'architecture 4F² et la technologie de liaison hybride, et qu'elle avancera le rythme de la production de masse en fonction des progrès de la validation par les clients et de la demande du marché. Cela a provoqué de fortes baisses des cours des actions de Samsung Electronics en Corée du Sud, de SK Hynix et de Micron aux États-Unis ; bien sûr, le refroidissement général du récit de l'IA a également été un facteur.
Le 14, lors d'une exposition industrielle, Song Jaehyeok, directeur de la technologie de la division Device Solutions (DS) de Samsung Electronics, a confirmé que Samsung s'efforce de faire progresser l'architecture 4F². Plus tôt cette année, l'entreprise a présenté une puce de test DRAM 4F² de 16 Gb utilisant la technologie correspondante. Elle serait mise en production de masse en 2028.
Le 21, Scott DeBoer, président et directeur de la technologie et des produits de Micron Technology, a déclaré publiquement que l'entreprise continuera à étendre l'architecture 6F² tout en faisant progresser la recherche et le développement de la DRAM 3D, et qu'elle n'inclura pas le 4F² dans sa feuille de route technologique actuelle. Micron a été autrefois un pionnier de l'architecture 6F² et a déjà étudié le 4F² pendant plus de 20 ans, mais estime aujourd'hui que cette direction est à la fois coûteuse et difficile, sans voie suffisamment attrayante pour passer à l'échelle.
Le 28, lors d'une conférence téléphonique sur les résultats, SK Hynix a confirmé qu'elle passera à l'architecture 4F², mais que ce n'est pas l'objectif de l'entreprise à l'étape actuelle. Le plan de R&D actuel consiste à exploiter autant que possible le potentiel de l'architecture 6F² grâce à la maturité des procédés et à une plateforme technologique stable, et à prolonger la durée de vie de cette plateforme technologique. SK Hynix espère que chaque technologie sera appliquée au bon produit au bon moment. Le « bon moment » ici inclut à la fois la préparation technique et la préparation économique.
Tout cela correspond exactement à ce que ChangXin a jugé dans son prospectus : le 4F² en est encore au stade de l'exploration technologique, et il subsiste une incertitude avant une application commerciale à grande échelle. La capacité de mise à l'échelle, l'environnement de processus et la structure de coûts de chaque entreprise diffèrent, de sorte que leurs choix stratégiques concernant l'architecture 4F² diffèrent également.
Les préoccupations de Micron ne sont pas sans fondement. Théoriquement, à taille de gravure F identique, le 4F² peut réduire d'un tiers l'empreinte plane d'une cellule mémoire unique, augmentant de 50 % le nombre de cellules mémoire pouvant tenir dans une même surface. Mais passer du 6F² au 4F² ne consiste pas simplement à comprimer la surface de la cellule ; c'est une réorganisation de la structure 1T1C de la cellule DRAM. Il faut non seulement garantir les performances de la mémoire, mais aussi satisfaire aux exigences de rendement, de fiabilité et de coût.
Au cours de plus de 20 ans de mise à l'échelle bidimensionnelle, le condensateur (C, capacitor) a été étiré en une forme cylindrique haute et fine afin de pouvoir encore stocker suffisamment de charge dans un espace toujours plus réduit. Pour réduire l'architecture typique 3F×2F du 6F² à la 2F×2F du 4F², le transistor (T, transistor) doit également être dressé verticalement, ce qui implique de nouvelles structures de dispositif et de nouveaux procédés d'intégration.
Cependant, Micron estime que la disposition du transistor peut être modifiée, mais que les condensateurs ne peuvent pas être rapprochés à l'infini, car il faut garantir une capacité suffisante, des performances d'isolation et une fiabilité de fabrication.
Cela signifie que le gain de densité théorique du 4F² sera considérablement réduit après prise en compte des contraintes d'espacement des condensateurs, de la surface des circuits périphériques et des cellules redondantes, tandis que les coûts de processus augmentent. Ainsi, la question de savoir si son économie est meilleure que la poursuite de la mise à l'échelle du 6F² n'est pas évidente. De plus, même si tout se déroule sans accroc, il reste limité par l'amélioration du rendement et la vitesse de montée en capacité, ce qui érodera les profits pendant une longue période.
Le marché est si affamé de DRAM qu'Altman lui-même a soulevé une question controversée : pourquoi laisser de grandes quantités de mémoire inutilisées dans les ordinateurs personnels. Micron estime que la pénurie durera jusqu'en 2028, et SK Hynix s'attend même à ce qu'elle dure jusqu'en 2030. Dans un tel environnement de marché, pour les géants qui détiennent déjà des parts de marché plus importantes, investir d'importants capitaux et ressources de R&D dans le 4F², dont les perspectives de commercialisation restent incertaines, n'est pas le choix le plus attractif à l'heure actuelle.
Ils disposent de l'EUV (lithographie par ultraviolets extrêmes) et peuvent améliorer la densité grâce à la poursuite de la réduction de F, en exploitant pleinement la valeur du processus 6F² pendant cette période de primes élevées sur la DRAM ; Micron est le dernier des trois à avoir introduit l'EUV dans la production de masse de DRAM, et les processus qu'il a accumulés auparavant à l'époque de la multi-patterning DUV ont également fourni une base pour son adoption ultérieure de l'EUV.
La limitation de ChangXin réside dans son absence de capacités de lithographie avancées telles que l'EUV. Si elle continue sur la voie du 6F², elle devra réduire continuellement la taille de gravure F et dépendre de plus en plus de la multi-patterning DUV, et son économie sera inévitablement comprimée par la précision de superposition, la fenêtre de processus et le rendement.
Le 4F² pourrait modifier cette relation de contrainte, donnant à ChangXin l'opportunité d'utiliser une taille de gravure F relativement plus grande, réduisant ainsi sa dépendance à la lithographie extrême et à la multi-patterning. Si cet avantage structurel peut être réalisé dans des processus réels, produire en masse de la DRAM avec l'architecture 4F² pourrait être plus rentable que de continuer à s'appuyer sur la multi-patterning DUV pour mettre à l'échelle le 6F².
Cela équivaut à gagner une fenêtre temporelle pour le développement d'équipements de lithographie avancée nationaux. C'est aussi pourquoi les fabricants chinois de semi-conducteurs, tout en recherchant également des technologies de puces de nouvelle génération telles que le 3D folding et le 4F², pourraient pousser ces technologies du laboratoire à la productisation plus tôt et plus activement que les leaders du secteur. Parce qu'ils n'ont pas le choix, et qu'ils ne portent pas un fardeau historique trop lourd. C'est une innovation forcée d'exister, et bien sûr, elle est aussi semée de difficultés.
Mais le « dépassement par la courbe » du 6F² au 4F² n'est essentiellement qu'un dividende structurel ponctuel. Après avoir comprimé la surface de la cellule à 4F² en modifiant le coefficient de disposition k, augmenter davantage la densité de capacité de la DRAM nécessite toujours de réduire la taille de gravure F.
En fait, le 4F² n'est pas le point final technique à long terme de l'industrie DRAM, et pourrait même ne pas nécessairement évoluer davantage vers le 2F² ; il s'agit plutôt d'un choix阶段性 dans l'exploration des architectures de mémoire de nouvelle génération. La feuille de route technologique DRAM proposée par Applied Materials comprend, outre le 4F², la mise à l'échelle par lithographie avancée, les transistors et interconnexions périphériques avancés, les réseaux à couplage CMOS et la DRAM 3D. Ces directions ne sont pas mutuellement exclusives.
À long terme, la voie vers la DRAM 3D constitue une direction importante pour que l'industrie franchisse les limites de densité des réseaux planaires. Contrairement au 4F², qui ajuste la disposition au sein d'une cellule mémoire 1T1C, la DRAM 3D empile verticalement plusieurs réseaux de cellules mémoire 1T1C.
Faire progresser le 4F² est à la fois une voie qui peut être tentée pour la commercialisation et devrait également permettre d'accumuler de l'expérience en dispositifs, matériaux et procédés pour la future DRAM 3D. Sauter le 4F² signifie parier que la DRAM 3D pourra atteindre la production de masse avant l'épuisement de l'économie d'échelle du 6F², en évitant d'investir des ressources substantielles dans une architecture transitoire à rendement limité ; à l'inverse, cela pourrait créer un écart technologique de plusieurs années entre deux générations de technologie.
Pour ChangXin et la chaîne industrielle des semi-conducteurs en Chine, la signification du 4F² dépasse la DRAM elle-même. Si cette voie continue de progresser, les exigences de R&D et de production de masse entourant cette architecture seront également transmises en amont par anticipation aux secteurs de l'EDA, des équipements semi-conducteurs et des matériaux. À un stade où les capacités EUV restent limitées, cette voie d'innovation architecturale des puces en aval entraînant l'itération de la chaîne d'approvisionnement en amont constitue également l'un des moyens importants pour l'industrie chinoise du calcul domestique de franchir les « goulots d'étranglement » technologiques.
Cet article provient du compte public WeChat : Weijin Research , auteur : Weijin Research
